Haré proyectos de fpga rtl en verilog o vhdl zynq soc uvm

¿Buscas un ingeniero FPGA profesional para diseñar, simular y verificar tus diseños RTL? ¡Estás en el lugar correcto!

¡Bienvenido!

Con 5 años de experiencia en desarrollo de FPGA, diseño digital y verificación, te ayudaré con:

• Diseño RTL en Verilog o SystemVerilog
• Creación y Verificación de Testbench usando UVM
• Implementación y Síntesis en FPGA
• Simulación y depuración (ModelSim, Questa, Vivado e ISE)
• Análisis y optimización de tiempos
• Integración de IP y desarrollo de módulos personalizados
• Implementación de protocolos AXI, AHB, APB

Estoy aquí para entregar resultados de alta calidad y confiables.

Gracias