Verificaré tu IP digital usando systemverilog y uvm

¿Buscas a un Ingeniero de Verificación Digital con experiencia para desarrollar un banco de pruebas robusto, escalable y reutilizable de UVM (Universal Verification Methodology) para tu IP? Me especializo en construir entornos de verificación completos desde cero para lograr el 100% de cobertura funcional y de código.

Qué puedo hacer por tu IP:

• Arquitectura y planificación: Revisar tus especificaciones de diseño y crear un plan de verificación integral (vplan).
• Desarrollo de banco de pruebas: Construir bancos de pruebas UVM completos, incluyendo overrides de factory, configuraciones, entornos, agentes, drivers, sequencers y monitores.
• Scoreboards y predictores: Implementar scoreboards de integridad de datos y modelos conductuales para rastrear la precisión de las transacciones.
• Aserciones (SVA): Escribir SystemVerilog Assertions para detectar violaciones de protocolo en el límite de la interfaz.
• Verificación basada en cobertura (CDV): Diseñar grupos de cobertura funcional (covergroups) y objetivos de cobertura cruzada.
• Depuración: Analizar formas de onda (FSDB/VCD) con herramientas como Verdi o Questa para corregir bugs de RTL y issues de constraints.

Protocolos e interfaces con los que trabajo:

• Protocolos de bus: AMBA (AXI4, AXI-Lite, AHB, APB)
• Interfaces series: UART, SPI, I2C, I3C