Diseñaré ASIC, verificación RTL y diseño físico
Ingeniero de diseño RTL FPGA Verilog SystemVerilog UVM RISC V
Acerca de este Servicio
¿Buscas soporte profesional en diseño ASIC, verificación RTL o diseño físico?
Soy ingeniero eléctrico con experiencia práctica en diseño de circuitos digitales, verificación con SystemVerilog/UVM y flujos de diseño RTL a GDSII.
Mis servicios incluyen:
- Especificaciones para RTL en Verilog/SystemVerilog sintetizable
- Desarrollo, depuración y optimización de RTL
- Testbenches simples dirigidos y de auto-verificación
- Desarrollo de testbench UVM, agentes, secuencias, drivers, monitores y scoreboards
- Aserciones SystemVerilog (SVA) y análisis de cobertura
- Simulación funcional y pruebas de regresión
- Síntesis lógica, análisis de temporización y área
- Diseño físico: planificación de piso, colocación, CTS, enrutamiento e informes de implementación
Herramientas:
Cadence Xcelium, Genus, Innovus y flujos de código abierto adecuados usando Yosys, OpenROAD, Verilator o Icarus Verilog.
Entregables: archivos RTL/testbench, scripts, resultados de simulación, informes de verificación y salidas de diseño físico aplicables.
El trabajo dependiente de herramientas comerciales y PDK requiere acceso con licencia apropiada.
Por favor, contáctame con tus especificaciones antes de realizar un pedido.
Mi porfolio
FAQ
Traducción automática
¿Puedes desarrollar tanto testbenches simples como basados en UVM?
Sí. Puedo crear testbenches en SystemVerilog dirigidos y que verifican por sí mismos, además de entornos de verificación estructurados con UVM, según la complejidad del diseño.
¿Puedes usar herramientas de Cadence y de código abierto?
Sí, el enfoque de implementación puede usar Cadence Xcelium, Genus, Innovus, o alternativas de código abierto adecuadas. Las herramientas comerciales requieren acceso con licencia válida, y los resultados de diseño físico dependen de los archivos de tecnología proporcionados.

