Diseñaré ASIC, verificación RTL y diseño físico

Parte de la información se ha traducido automáticamente.

Pakistán

Hablo Urdu, Inglés

4 pedidos completados

Ingeniero de diseño RTL FPGA Verilog SystemVerilog UVM RISC V

¡Hola! Soy Jamshaid Abbas, un ingeniero eléctrico apasionado y detallista con experiencia práctica en: ✅ Diseño y simulación de circuitos (Proteus, Multisim, PSpice, MATLAB) ✅ Diseño de procesadores R...
Acerca de este Servicio

¿Buscas soporte profesional en diseño ASIC, verificación RTL o diseño físico?

Soy ingeniero eléctrico con experiencia práctica en diseño de circuitos digitales, verificación con SystemVerilog/UVM y flujos de diseño RTL a GDSII.

Mis servicios incluyen:

  • Especificaciones para RTL en Verilog/SystemVerilog sintetizable
  • Desarrollo, depuración y optimización de RTL
  • Testbenches simples dirigidos y de auto-verificación
  • Desarrollo de testbench UVM, agentes, secuencias, drivers, monitores y scoreboards
  • Aserciones SystemVerilog (SVA) y análisis de cobertura
  • Simulación funcional y pruebas de regresión
  • Síntesis lógica, análisis de temporización y área
  • Diseño físico: planificación de piso, colocación, CTS, enrutamiento e informes de implementación

Herramientas:

Cadence Xcelium, Genus, Innovus y flujos de código abierto adecuados usando Yosys, OpenROAD, Verilator o Icarus Verilog.

Entregables: archivos RTL/testbench, scripts, resultados de simulación, informes de verificación y salidas de diseño físico aplicables.

El trabajo dependiente de herramientas comerciales y PDK requiere acceso con licencia apropiada.

Por favor, contáctame con tus especificaciones antes de realizar un pedido.

Plataforma:

FPGA

Sensores:

Temperatura

•

Acelerómetro

•

Ultrasónico

•

Micrófono

•

Agua

Experiencia:

Desarrollo de firmware

•

RTOS

•

Depuración de código

Mi porfolio

Etiquetas relacionadas