z
zeerakulhassan

Zeerak

@zeerakulhassan
5.0(1)

FPGA and RTL Design Engineer, Verilog VHDL SystemVerilog Vivado

Pakistán
Inglés, Urdu, Hindi, Pashto
Parte de la información aparece en idioma inglés.
Sobre mí
FPGA & RTL Design Engineer | 4+ Yrs | Verilog, VHDL, SystemVerilog, Vivado I design, verify and debug reliable digital systems for startups, researchers and engineers worldwide. Services: • FPGA Design (Vivado, Quartus, Vitis HLS) • RTL Coding (Verilog, SystemVerilog, VHDL) • Testbenches, UVM, ModelSim, QuestaSim • SoC / Zynq / MicroBlaze, AXI, I2C, SPI, UART • PetaLinux, TCL, Git, RFSoC, ADRV9001 • PCB (Altium, KiCad), MATLAB, DSP Boards: Nexys A7, Basys 3, Zybo, ZedBoard, ZC706. Hardware Engineer at SWARM, Riyadh. B.Sc. EE, IIUI. Clean code, free consultation, on-time delivery.... Lee más

Habilidades

z
zeerakulhassan
Zeerak
desconectado • 
Tiempo medio de respuesta: 1 hora

Revisa mis servicios

Sistemas integrados e IoT
I will do verilog vhdl systemverilog rtl coding for fpga on vivado quartus xilinx
5.0(1)
Sistemas integrados e IoT
I will debug fix and verify your verilog vhdl systemverilog fpga rtl design

Porfolio

1 Reseñas
5.0

(1)
(0)
(0)
(0)
(0)
Desglose de calificaciones
  • Nivel de comunicación del Freelancer
    5
  • Calidad de la entrega
    5
  • Valor de la entrega
    5
1-1 de 1 reseñas
Ordenar por
Más relevante
    M

    moshx5

    US

    Estados Unidos

    5

    Great to work with this guy

    USD50-USD100

    $

    1 día

    Tiempo

    gig

    Sistemas integrados e IoT

    Útil?
    No