Explorar las categorías
Explora
Fiverr Pro
Español
$
USD
Diseñaré módulos RTL en verilog y escribiré testbenches
Ingeniero en Electrónica especializado en Diseño RTL, Verilog, FPGA, Sistemas Embebidos
Hola, soy Himanshu, estudiante de M.Tech en Diseño y Tecnología Electrónica, especializado en Diseño RTL, Verilog, FPGA, VHDL, Sistemas Embebidos, ESP32, Arduino, Diseño de PCB, IoT y Diseño de Lógica...
Acerca de este Servicio
¿Buscas un diseñador confiable de Verilog RTL para tu proyecto de FPGA o lógica digital? Has llegado al lugar correcto.
Me especializo en diseñar, implementar y verificar módulos RTL en Verilog HDL con código limpio, modular y reutilizable. Ya sea que estés trabajando en un proyecto de FPGA, tarea académica, prototipo o sistema digital, puedo ayudarte a construir y verificar tu diseño con confianza.
Servicios que ofrezco:
Diseño de módulos RTL en Verilog
Desarrollo de testbench
Simulación funcional y depuración
Diseño de máquinas de estado finito (FSM)
Diseño de lógica combinacional y secuencial
Implementación de circuitos digitales
Optimización de código y corrección de errores
Código fuente bien documentado
Herramientas:
Xilinx Vivado
ModelSim (si es necesario)
Icarus Verilog
GTKWave
¿Por qué elegirme?
Código RTL limpio y legible
Pruebas y verificaciones exhaustivas
Entrega a tiempo
Comunicación clara
Documentación profesional
Soporte post-entrega
Por favor, contáctame antes de hacer un pedido para que podamos discutir los requisitos de tu proyecto y elegir el mejor paquete para tus necesidades.
Plataforma:
Otros
Sensores:
Otros
Experiencia:
Depuración de código
•
pruebas
•
Programación
Mi porfolio
FAQ
Traducción automática
¿En qué tipo de proyectos Verilog trabajas?
Trabajo en proyectos de Verilog HDL que incluyen diseño de módulos RTL, circuitos combinacionales y secuenciales, máquinas de estado finito (FSM), ALUs, contadores, multiplexores, decodificadores, registros y lógica digital personalizada para FPGA o proyectos académicos.
¿Proporcionas un testbench con el diseño?
Sí. Cada módulo RTL puede incluir un testbench bien estructurado para la verificación funcional. También proporciono formas de onda de simulación cuando se solicitan.
¿Qué software y herramientas utilizas?
Principalmente uso Xilinx Vivado, Icarus Verilog, GTKWave y ModelSim (cuando es necesario) para diseño, simulación, depuración y verificación.
¿Puedes depurar o mejorar mi código Verilog existente?
Sí. Puedo identificar errores de sintaxis, bugs lógicos, problemas de temporización y optimizar tu código Verilog manteniéndolo limpio, modular y bien documentado.
¿Ayudas con proyectos de FPGA y universitarios?
Sí. Puedo asistir en proyectos basados en FPGA, tareas de laboratorio, proyectos académicos y implementaciones de diseño digital, asegurando originalidad y documentación adecuada.
¿Qué necesitas antes de iniciar el proyecto?
Por favor, proporciona los requisitos del proyecto, especificaciones, detalles de entrada/salida, requisitos de temporización (si los hay), placa FPGA objetivo (si aplica) y cualquier documento o diagrama de referencia.
¿Recibiré el código fuente?
Sí. Recibirás el código fuente completo en Verilog, el testbench (si está incluido en tu paquete) y la documentación según el paquete seleccionado.
