Diseñaré sistemas Verilog SystemVerilog RTL FPGA y ASIC

Parte de la información se ha traducido automáticamente.

India

Hablo Inglés, Hindi, Kannada, Malayalam

Ingeniero en VLSI y FPGA: RTL a GDS, Diseño RTL, DSP, RISCV

Soy graduado en IIT con maestría en VLSI y tengo más de 10 años de experiencia en diseño VLSI, desarrollo en FPGA, implementación RTL y flujos de trabajo en semiconductores. Hábil en Verilog/SystemVer...
Acerca de este Servicio

¿Necesitas ayuda en proyectos de diseño Verilog, SystemVerilog, FPGA o RTL?


Ofrezco soporte para codificación RTL, implementación en FPGA, simulación, depuración, análisis de formas de onda, arquitecturas DSP, aceleradores de IA/ML/DL, proyectos RISC V y flujos de trabajo relacionados con ASIC. Los servicios incluyen desarrollo en Verilog/SystemVerilog, diseño en FPGA usando herramientas Xilinx, comprensión de arquitecturas, documentación técnica y orientación en la implementación.


Me enfoco en un diseño RTL limpio, flujo de trabajo práctico de ingeniería y comunicación técnica clara. Por favor, contacta antes de hacer un pedido para proyectos complejos o orientados a investigación.

Plataforma:

FPGA

Sensores:

Otros

Experiencia:

Optimización de SoC

Procesamiento de señales

Otros