Diseñaré y verificaré módulos rtl de fpga en verilog o vhdl

Parte de la información se ha traducido automáticamente.

Reino Unido

Hablo Inglés

Ingeniero de FPGA

Ingeniero de diseño FPGA especializado en diseño digital y sistemas embebidos. Tengo experiencia en desarrollo VHDL/Verilog, FPGAs de Xilinx y Microchip, AXI, DDR, procesamiento de imágenes y interfac...
Acerca de este Servicio

Soy ingeniero de diseño FPGA con experiencia en producción en Verilog y VHDL

en dispositivos Xilinx (Vivado/Vitis), Microchip (Libero, PolarFire) y Altera (Quartus).


LO QUE OBTIENES

- RTL sintetizable: código limpio, comentado y sin errores de lint

- Un banco de pruebas auto-verificable y formas de onda de simulación que demuestran que funciona

- Informes de síntesis y temporización, no solo un zip con archivos fuente

- Una breve nota de diseño que explica la arquitectura, interfaces y supuestos


TRABAJO TÍPICO

- Periféricos AXI4 / AXI-Lite / AXI-Stream, puentes y rutas DMA

- Pipelines de procesamiento de imagen y video

- Bloques DSP: filtros, CIC, front-ends FFT

- Integración de DDR y interfaces de alta velocidad

- Cruces de dominios de reloj y cierre de temporización


HERRAMIENTAS

Vivado, Vitis, Libero SoC, Quartus, ModelSim/QuestaSim, etc.


CÓMO FUNCIONA

Recibirás actualizaciones de progreso en los puntos acordados y evidencia de simulación

antes de la entrega, para que no haya sorpresas al final.


¿No estás seguro de cómo definir el alcance de tu proyecto? Envíame tu especificación, diagrama de bloques o

hoja de datos. Te diré honestamente si encaja, cuánto costará

y cuánto tiempo tomará, antes de que hagas un pedido.

Plataforma:

FPGA

Experiencia:

Desarrollo de firmware

Depuración de código

Etiquetas relacionadas