Explorar las categorías
Explora
Fiverr Pro
Español
$
USD
Escribiré RTL en verilog o systemverilog con testbench y simulación.
Joel James
Acerca de este Servicio
Traducción automática
¿Necesitas Verilog o SystemVerilog funcional sin el dolor de cabeza de la depuración? Escribo RTL limpio, sintetizable y lo verifico con un banco de pruebas autocomprobante antes de entregarlo.
Lo que obtienes:
- Módulo(s) RTL según tu especificación: FSM, contadores, registros de desplazamiento, FIFOs, controladores UART / SPI / I2C, ALUs, pipelines simples
- Un banco de pruebas autocomprobante que informa PASA o FALLA
- Ondas de simulación (.vcd) que puedes abrir en GTKWave
- Código comentado y un breve README con la lista de puertos y notas de temporización
La simulación se realiza con Icarus Verilog y GTKWave. Dime tu FPGA objetivo o flujo de herramientas y escribiré el código para adaptarlo, y te diré claramente qué he verificado en simulación y qué no he probado en hardware.
También puedo depurar código existente, corregir desajustes en la simulación o convertir una especificación o diagrama de bloques en RTL. Incluye la especificación, las señales de interfaz y cualquier requisito de temporización cuando me contactes.
Construyo y explico diseños para aprendizaje y proyectos reales. No realizo exámenes calificados.
Conoce a Joel James
Joel James
Python, Embedded C and Verilog developer for hire
- DeIndia
- Miembro desdesep 2025
- Última entrega6 meses
Idiomas
Inglés
Hi, I'm Joel — an Electronics & CS engineering student with hands-on experience in Python automation, embedded systems, and FPGA/Verilog design.
I've built web scrapers, data processing scripts, Arduino and ESP32 IoT projects, and Verilog modules for real hardware targets. I know what it's like to be a student working on tight deadlines — so I keep my communication clear and my deliverables clean.
Whether you need a Python script that saves you hours, an embedded project done right, or Verilog code that actually synthesizes — I've got you covered.
Let's build something.
Traducción automática
FAQ
Traducción automática
¿Qué información necesitas para empezar?
Simplemente describe el módulo que necesitas: entradas, salidas y qué debe hacer. Un diagrama de bloques o una tabla de verdad ayudan, pero no son necesarios. Si tienes una placa FPGA objetivo o un flujo de herramientas, menciónalo también.
¿El código se sintetizará en mi placa FPGA?
Sí, escribo RTL sintetizable y sigo las prácticas estándar de codificación para flujos FPGA. Dime qué placa y qué herramienta usas (Vivado, Quartus, etc.) y escribiré el código adecuado. Verifico todo en simulación con una bancada de pruebas que se autoverifica, y te diré claramente si algo no ha sido revisado.
¿Puedes ayudar a arreglar o mejorar código Verilog existente?
Sí. Envíame tu código y describe el problema, como una discrepancia en la simulación, una advertencia de latch o un problema de temporización. Puedo depurar, optimizar o agregar nuevas funciones a diseños existentes. Primero envíame un mensaje y te daré un presupuesto.
¿Proporcionas resultados de simulación o formas de onda?
Sí. Cada paquete incluye una bancada de pruebas que se autoverifica y reporta PASA o FALLA. Los paquetes Standard y Premium también incluyen el archivo de forma de onda de la simulación (.vcd), que puedes abrir en GTKWave para verificar el diseño antes de implementarlo en hardware.
