Diseñaré rtl, simularé código rtl o usaré codex para diseño

Parte de la información se ha traducido automáticamente.

Estados Unidos

Hablo Inglés

Estudiante de Ingeniería Informática

Soy estudiante de Ingeniería en Computación en UC Santa Barbara con conocimientos prácticos en diseño, simulación y verificación de RTL para aplicaciones FPGA y ASIC. Tengo experiencia en desarrollar ...
Acerca de este Servicio

¿Buscas soporte confiable para diseño rtl, simulación de lógica digital o implementación en PCB para tu proyecto de hardware?

Ofrezco servicios de ingeniería personalizados para aplicaciones FPGA, ASIC y hardware embebido. Como estudiante de Ingeniería en Computación en UC Santa Barbara, tengo experiencia práctica en diseñar, simular, depurar y verificar sistemas digitales usando SystemVerilog y Verilog.

Mis servicios de RTL incluyen:

Diseño de lógica combinacional y secuencial

Máquinas de estados finitos

Interfaces AXI, UART, SPI e I2C

Arbiters, contadores, FIFOs, buffers de deslizamiento y caminos de datos

Módulos RTL orientados a FPGA

Testbenches en SystemVerilog

Simulación funcional y depuración de formas de onda

Revisión de código, optimización y corrección de errores

Documentación y explicaciones de diseño

Mis servicios de PCB incluyen:

Captura de esquemáticos

Diseño de PCB y colocación de componentes

Enrutamiento básico de energía y señales

Preparación de lista de materiales

Generación de archivos Gerber y de fabricación

Revisión y depuración de diseños de PCB existentes

Me enfoco en crear diseños limpios, legibles y bien documentados, adaptados a tus requisitos. Los entregables pueden incluir archivos fuente RTL, testbenches, resultados de simulación, esquemáticos, archivos PCB y archivos Gerber

Plataforma:

FPGA

Sensores:

Temperatura

Acelerómetro

Ultrasónico

Experiencia:

Desarrollo de firmware

Depuración de código