Parece que este servicio está en espera

Realizaré verificación UVM y diseño RTL en Verilog y SystemVerilog

Parte de la información se ha traducido automáticamente.
Syed Uzair

Pakistán

Hablo Inglés, Urdu, Alemán

1 pedido completado

¡Hola! Soy Uzair, ingeniero eléctrico profesional, apasionado por ofrecer soluciones de ingeniería de primer nivel. Con años de experiencia y un profundo conocimiento de los sistemas eléctricos, ofrez...
Leer más
Acerca de este Servicio

Ofrezco servicios de diseño y verificación de hardware usando Verilog y SystemVerilog. Tengo acceso a las versiones más recientes de Vivado (hasta 2025.2) y herramientas de Cadence para proyectos avanzados de verificación de diseño.


Puedo diseñar módulos RTL, depurar código existente y construir entornos de verificación UVM. También trabajo en diseños basados en RISC-V y proyectos FPGA.


Mis servicios incluyen:

  • diseño RTL en Verilog/SystemVerilog
  • creación de testbench UVM
  • depuración y corrección de código
  • simulación y análisis de formas de onda
  • módulos RISC-V e integración
  • código limpio y sintetizable


Me enfoco en lógica correcta, estructura clara y verificación confiable para que tu diseño funcione correctamente antes de la implementación.


Por favor, contáctame antes de hacer un pedido para discutir tus requisitos.

Leer más
do uvm verification and verilog systemverilog rtl design
Pantalla completa
do uvm verification and verilog systemverilog rtl design
Pantalla completa
Pantalla completa
Ver presentación
Ver presentación
do uvm verification and verilog systemverilog rtl designdo uvm verification and verilog systemverilog rtl designdo uvm verification and verilog systemverilog rtl designdo uvm verification and verilog systemverilog rtl designdo uvm verification and verilog systemverilog rtl design

Plataforma:

Otros

Experiencia:

Depuración de código

•

Optimización de SoC

+2 más

Etiquetas relacionadas