Diseñaré lógica rtl personalizada en verilog y system verilog

Parte de la información se ha traducido automáticamente.
Ramish Hassan

Pakistán

Hablo Inglés, Alemán

Programador de hardware

¡Hola! Soy ingeniero especializado en diseño de IC digital, arquitectura RTL y programación de sistemas en C/C++. Tengo experiencia práctica en diseño front-end, escritura y verificación de módulos Ve...
Leer más
Acerca de este Servicio

Diseño de IC digital, codificación RTL y verificación

¿Necesitas RTL robusto, sintetizable y una verificación completa? Me especializo en núcleos IP eficientes en Verilog y SystemVerilog, caminos de datos personalizados y entornos de verificación.

Lo que ofrezco:

  • Diseño RTL personalizado: procesadores pipelined (por ejemplo, RISC-V), unidades aritméticas y caminos de datos complejos.
  • Lógica secuencial y FSM: controladores de memoria, FIFOs y máquinas de estados Mealy/Moore.
  • Protocolos SoC: interfaces maestro-esclavo AMBA APB, AHB y AXI.
  • Verificación avanzada: bancos de pruebas en capas, SystemVerilog Assertions (SVA) y UVM.
  • Prototipado en FPGA: mapeo QSF e integración con Platform Designer.

Herramientas y hardware:

  • Lenguajes: Verilog, SystemVerilog, C/C++
  • Herramientas EDA: ModelSim, Questa Sim, Quartus, Vivado
  • Objetivos: Intel Cyclone IV/V (DE1-SoC, DE10-Lite), Xilinx Zynq-7000

¿Por qué elegirme? Ofrezco código estrictamente sintetizable, bien comentado y respaldado por una verificación exhaustiva de casos extremos para garantizar una implementación hardware perfecta.

Leer más
design custom rtl logic in verilog and system verilog
Pantalla completa
design custom rtl logic in verilog and system verilog

Plataforma:

FPGA

Sensores:

Otros

Experiencia:

Depuración de código

•

Microcontroladores

•

pruebas

+1 más

Etiquetas relacionadas