Brindaré servicios rtl2gds usando cadence y synopsys

Servicios

Adaptación ASIC desde RTL

Síntesis y prototipado FPGA

Verificación funcional

Diseño completo de ASIC desde RTL hasta GDSII

Frontend y backend de diseño ASIC

Escritura de restricciones de diseño de Synopsys (SDC)

Verificación y depuración DRC/LVS/PEX

Revisión final completa

Planes de tapeout y pruebas

Herramientas

Xilinx/Vivado

Modelsim/VCS/Cadence Verilog XL/NCVerilog

Cadence Genus/Synopsys Design Compiler

Cadence Innovus

Cadence Virtuoso

Mentor Graphics Calibre

PVS

Tempus

Voltus

Quantus

Conformal

¿Por qué elegirnos?

Ingenieros de IC expertos

Contamos con varias herramientas

Compromiso total con la calidad

Siempre entregamos antes de los plazos

Entregables de alta calidad, incluyendo documentación y presentaciones

Demostración en vivo