Haré diseño ASIC, desarrollo RTL, codificación VHDL/Verilog y desarrollo FPGA

Parte de la información se ha traducido automáticamente.
Richmond

Reino Unido

Hablo Inglés, Portugués, Español, Chino

Ingeniero de Verificación RTL de Diseño ASIC en Verilog y SystemVerilog

Me especializo en diseño ASIC, desarrollo RTL, diseño lógico digital y verificación de hardware para proyectos de semiconductores y computación embebida. Mis servicios cubren Verilog, SystemVerilog, V...
Leer más
Acerca de este Servicio

Diseño ASIC, desarrollo RTL, diseño lógico digital y verificación de hardware experto para tus proyectos de semiconductores o computación embebida. Entrego código optimizado para rendimiento, área y potencia en Verilog, SystemVerilog y VHDL listo para producción.


MI SERVICIO INCLUYE:

  • Desarrollo de código RTL en Verilog, SystemVerilog y VHDL.
  • IP digital personalizada arquitectura y diseño de núcleo.
  • Optimización de máquinas de estados finitos (FSM).
  • Prototipado en FPGA en AMD Xilinx e Intel Altera.
  • Simulación RTL con ModelSim, Questa y Xcelium.
  • Desarrollo de entorno de verificación funcional.
  • Creación de componentes de banco de pruebas UVM.
  • Escritura de SystemVerilog Assertions (SVA).
  • Soporte de síntesis y generación de netlist.
  • Cierre de temporización y resolución de violaciones setup/hold.
  • Integración de protocolos de bus para AXI4, Avalon y APB.
  • Diseño de controladores periféricos para SPI, I2C y UART.
  • Implementación de bloque DSP en hardware.
  • Integración de interfaz de memoria para FIFO y SRAM.
  • Conversión de código legada entre VHDL y Verilog.


Herramientas EDA soportadas

  • AMD Xilinx Vivado / Intel Quartus Prime
  • Siemens ModelSim / Questa Sim
  • Synopsys Design Compiler / Cadence Xcelium


Por favor, contáctame antes de hacer un pedido

Leer más
do asic design, rtl development, vhdl verilog coding and fpga development
Pantalla completa
do asic design, rtl development, vhdl verilog coding and fpga development
Pantalla completa
do asic design, rtl development, vhdl verilog coding and fpga developmentdo asic design, rtl development, vhdl verilog coding and fpga development

Tipo de control:

PLC

•

SCADA

•

Otros

Marcas de dispositivos:

Siemens

•

Rockwell Automation

•

Mitsubishi

+2 más

Lenguaje de programación:

C/C++

•

MATLAB

•

Python

•

Otros

Software:

Matlab

•

Otros

Etiquetas relacionadas