Diseñaré e implementaré un proyecto FPGA usando Verilog y VHDL

Hola,

Soy ingeniero en diseño de FPGA y RTL con 3 años de experiencia industrial en la construcción y despliegue de sistemas digitales completos en plataformas Xilinx y Altera, incluyendo Kintex UltraScale+, Nexys A7, ZedBoard y Spartan-6.

Lo que diseñaré y entregaré para ti:

Diseño e implementación de RTL

• Diseño de módulos en Verilog y VHDL
• Arquitectura parametrizable y reutilizable
• Optimización de pipelining y temporización
• Crossing de dominios de reloj y manejo de CDC
• Optimización de recursos
• Sumadores y multiplicadores de punto flotante rápidos

Implementación de protocolos e interfaces

• UART, SPI, MIPI CSI-2, PCIE
• AXI4 y AXI-Lite
• Movimiento de datos basado en DMA

Verificación y pruebas

• Desarrollo de testbench
• Forma de onda y resultados de simulación
• Co-simulación en Python y validación del modelo golden

Plataformas FPGA en las que trabajo:

• Xilinx: Kintex UltraScale+, Nexys A7, ZedBoard, Spartan-6
• Altera: DE1-SoC
• Herramientas: Vivado, Quartus Prime, Xilinx ISE

Por qué trabajar conmigo:

La satisfacción del cliente es mi primera prioridad

• RTL limpio, documentado y sintetizable
• Garantía de cierre de temporización
• Revisiones hasta que estés satisfecho

Envíame un mensaje antes de ordenar para que podamos discutir tus requisitos y definir el mejor plan para tu proyecto