Diseñaré y depuraré verilog rtl para proyectos FPGA

Parte de la información se ha traducido automáticamente.

India

Hablo Tamil, Inglés, Malayalam

Ingeniero de diseño VLSI

Soy un aspirante a Ingeniero de Diseño VLSI con una sólida base en lógica digital, Verilog HDL, VHDL y prototipado FPGA. Tengo experiencia práctica en protocolos AMBA, integración de IP, HLS y co-dise...

Acerca de este Servicio

Diseñaré Verilog RTL, módulos FPGA y circuitos digitales

¿Necesitas ayuda con Verilog HDL, diseño RTL, proyectos FPGA o simulación de lógica digital? Puedo ayudarte a desarrollar diseños en Verilog/SystemVerilog limpios y sintetizables según tus requisitos.

Lo que puedo ofrecer:

Diseño RTL en Verilog/SystemVerilog
Lógica combinacional y secuencial
Diseño de FSM
Contadores, registros, registros de desplazamiento y multiplexores
Módulos UART y comunicación básica
Módulos de lógica digital
Desarrollo de testbench
Simulación funcional y verificación de waveform
Depuración y correcciones RTL
Diseños básicos orientados a FPGA
Código fuente y documentación

Herramientas con las que puedo trabajar:

Xilinx Vivado
Intel Quartus Prime
ModelSim
Verilog HDL
SystemVerilog

Lo que recibirás:

Código fuente RTL sintetizable
Testbench cuando sea aplicable
Resultados de simulación/waveforms
Código claro y organizado
Documentación según el paquete seleccionado

Por favor, contáctame antes de ordenar si tu proyecto tiene requisitos específicos o múltiples módulos. Esto me ayuda a entender el alcance y seleccionar el paquete adecuado.

¡Construyamos y verifiquemos tu diseño RTL!