Ofrezco experiencia comprobada en diseño RTL y Verilog, entregando soluciones robustas y bien documentadas para procesadores personalizados, arquitecturas RISC-V y sistemas FPGA complejos.
Servicios principales:
- Desarrollo: Diseño personalizado de FPGA y RTL, codificación y depuración.
- Verificación: Creación de testbenches y simulación exhaustiva usando ModelSim.
- Implementación: Síntesis de FPGA, análisis de temporización y puesta en marcha en placa mediante restricciones UCF.
Experiencia en proyectos:
- CPUs personalizadas y núcleos RISC-V (de ciclo único a pipelined).
- ALUs, FSMs, contadores y lógica de datos/control compleja.
- Diseño de UART, buffers FIFO/LIFO y memoria.
- Traducción RTL a nivel de algoritmo para investigación académica o uso industrial.
Herramientas y plataformas:
- Hardware: FPGAs Xilinx.
- Software: ModelSim, Intel Quartus, Proteus.
- Entregables: RTL limpio, modular y altamente escalable con jerarquía adecuada y documentación.