Explorar las categorías
Explora
Fiverr Pro
Español
$
USD
Haré laboratorios, proyectos y modelos en verilog, systemverilog, vhdl, vivado, ise, quartus y modelsim
Con experiencia en ingeniería de software y hardware de computadoras
Hola a todos, acérquense a mí si buscan las siguientes habilidades:
--Habilidades en software de computadoras--
- Java y Eclipse
- Python y procesamiento de imágenes
- C / C++ / C#
- ...
Acerca de este Servicio
Ayudo a estudiantes de universidad y colegio que están atascados con Simulaciones de Verilog / System Verilog / VHDL, Testbenches o Proyectos, Labs o Tareas sintetizables en FPGA.
Si tu diseño presenta errores en simulación o síntesis, se comporta incorrectamente o no cumple con los requisitos del laboratorio, voy a depurar y solucionar el problema para que tu código funcione como se espera.
Este servicio es ideal para:
- tareas de laboratorio en Verilog / SystemVerilog / VHDL
- Proyectos y tareas
- Errores en Vivado / ModelSim / Quartus / FPGA / Blackboard
- Problemas de lógica, temporización, síntesis o simulación
Lo que ofrezco:
- Depuración y corrección de código Verilog existente
- Completar Labs completos y proyectos de semestre o regulares
- Corregir errores en simulación y síntesis
- Soporte en Testbench y verificación de formas de onda (cuando sea necesario)
- Explicación clara de qué estaba mal y cómo se solucionó
Incluso puedo enseñarte lógica digital, diseño de sistemas digitales, programación en FPGA y Verilog en línea.
Plataforma:
FPGA
FAQ
Traducción automática
¿Con qué tipo de trabajo en Verilog puedo ayudarte?
Ayudo a depurar y corregir código Verilog / SystemVerilog existente, incluyendo errores de simulación, problemas de síntesis, salidas incorrectas y problemas a nivel de FPGA en laboratorio.
¿Escribes proyectos completos desde cero?
Respuesta: Sí, todo tipo de proyectos educativos o regulares se pueden hacer desde cero. Se proporcionará diseño RTL completo, simulación, síntesis y documentación.
¿Qué herramientas usas?
Vivado, ISE, ModelSim, Quartus y otras herramientas estándar de FPGA, dependiendo de tus requisitos.
¿Explicarás la solución?
Sí. También podemos tener una reunión en línea si es necesario.
¿Puedes ayudar con tareas y trabajos de laboratorio?
Sí. Puedo ayudar con ejercicios de laboratorio, tareas y diseños RTL. Podemos tener una reunión en línea si es necesario.
¿Qué necesitas de mí para empezar?
Necesitaré las declaraciones del proyecto, manuales de laboratorio o cualquier detalle necesario para comenzar el trabajo. Si ya tienes algún código, necesitaré: - Tus archivos Verilog - Mensajes de error o capturas de pantalla (si las hay) - La herramienta que estás usando (Vivado, ModelSim, etc.) - Una breve descripción del problema
¿Qué tan rápida es la entrega?
Depende de la complejidad de la tarea. El tiempo de entrega para tareas urgentes puede variar desde 2 horas hasta unos pocos días.
¿Proporcionas capturas de pantalla de síntesis o formas de onda de FPGA?
Sí, cuando sea necesario, puedo proporcionar formas de onda de simulación, resultados de síntesis o capturas de pantalla como parte de la entrega.
