Diseñaré módulos RTL, FSM, FIFO y testbench en verilog hdl

Parte de la información se ha traducido automáticamente.

India

Hablo Hindi, Inglés

Estudiante de Ingeniería Eléctrica

Soy estudiante de Ingeniería Eléctrica en IIT Ropar con un fuerte enfoque en diseño RTL y arquitecturas digitales. Tengo amplia experiencia en la creación de procesadores RISC-V de 32 bits, puentes UA...
Acerca de este Servicio

¡Bienvenido!

Ofrezco servicios profesionales de diseño en Verilog HDL y RTL para electrónica digital, FPGA y proyectos académicos o industriales. Escribo código limpio, sintetizable y bien documentado, con simulación y verificación exhaustivas.

Puedo ayudarte con:

  • Programación en Verilog HDL
  • Diseño RTL
  • Máquinas de Estado Finito (FSM)
  • ALU, registros, contadores, registros de desplazamiento
  • UART, FIFO, memoria (RAM/ROM)
  • Diseño lógico digital
  • Proyectos FPGA
  • Desarrollo de testbench
  • Simulación usando Vivado

Lo que recibirás:

  • Código Verilog HDL limpio y sintetizable
  • Módulos RTL bien estructurados
  • Testbench completo para verificación
  • Formas de onda de simulación
  • Código fuente
  • Documentación (si es necesaria)
  • Comunicación rápida y entrega puntual

Tengo experiencia desarrollando proyectos como un procesador RISC-V de 32 bits, puente de cruce de dominio de reloj UART, controlador inteligente de ascensor y controlador de semáforo, además de muchos módulos RTL reutilizables.

Por favor, contacta conmigo antes de hacer un pedido para que podamos discutir los requisitos de tu proyecto y escoger la mejor solución.

Gracias, ¡espero trabajar contigo!

Plataforma:

FPGA

Experiencia:

Depuración de código

Optimización de SoC

Mi porfolio