Ayudaré en la codificación vhdl de verilog en xilinx, vivado, quartus, modelsim para fpga

Parte de la información se ha traducido automáticamente.
Prof R

Pakistán

Hablo Inglés
Hice mi doctorado en Ciencias de la Computación e Ingeniería en la NUST de Islamabad. Y como profesor asistente, trabajé en la Universidad Emersin en 2016. Ahora me convertí en profesor asociado en 20...
Leer más
Acerca de este Servicio

¿Estás buscando un FPGA profesional?

¿Busca servicios de codificación con Verilog en Xilinx Vivado ? ¡No busque más! Tengo una amplia experiencia en el diseño y simulación de circuitos lógicos digitales, la implementación de circuitos secuenciales y el trabajo con Xilinx Vivado. Puedo ayudarlo con varios proyectos de diseño de FPGA y entregarle resultados de alta calidad dentro del plazo especificado.

con todos sus requisitos de diseño de FPGA:

  • Diseño e implementación de circuitos combinacionales y secuenciales
  • Modelado de cualquier sistema o módulo utilizando Verilog, System Verilog y Vivado HLS
  • Reducción lógica mediante K-Maps
  • Diseño de máquina de estados finitos (FSM)
  • Prototipado, prueba y depuración de diseños existentes mediante FPGA

Tengo amplia experiencia trabajando en diversos proyectos, incluidos, entre otros:

  • ALU, multiplicadores (Wallace, Booth, etc.)
  • MicroBlaze, ZYNQ PS + PL
  • Sistemas basados en Nios II para FPGAs Intel
  • Controladores para aplicaciones en C y C++
  • Interfaces SPI, UART e I2C
  • Juego de ping-pong basado en Verilog
  • Ascensor basado en Verilog, máquina expendedora de ventas, juego de ping-pong y pantalla BCD de 7 segmentos

Experiencia en software:

  • LOGÍSMO
  • XILINX ISE
  • VIVADO
  • MODELO SIM
  • Cuarto
  • MATLAB

¿Por qué elegirme?

Leer más
help in verilog vhdl coding on xilinx, vivado, quartus, modelsim for fpga
Pantalla completa
help in verilog vhdl coding on xilinx, vivado, quartus, modelsim for fpga

Etiquetas relacionadas