Diseñaré sistemas fpga usando vivado o quartus a través de verilog o systemverilog

¿Necesitas un ingeniero FPGA profesional que realmente entienda de hardware y no solo alguien que copie y pegue código? Estás en el lugar correcto.

Soy ingeniero FPGA y RTL con experiencia real en la industria y en investigación. He trabajado en procesadores RISC-V multicycle y en pipeline desde cero, con Xilinx Zynq RFSoCs para transmisión de señales RF en banda S, y he implementado sistemas digitales complejos que van más allá de los ejemplos de libros de texto. Actualmente soy investigador afiliado en la Universidad GIST, Corea del Sur, trabajando en el departamento de EECS en arquitecturas de computación reconfigurable.

Lo que ofrezco:

diseño e implementación de FPGA

• RTL en Verilog y SystemVerilog para FPGA de Xilinx (Artix, Zynq, UltraScale) e Intel (Cyclone, Arria, Stratix)
• Síntesis, colocación y enrutamiento, análisis de temporización usando Vivado y Quartus Prime
• Integración de núcleos IP usando IP de Xilinx

Digital

• Lógica combinacional y secuencial
• Maquinas de estados y optimización
• Camino de datos en pipeline
• Interfaces de memoria, FIFO, cruce de dominios de reloj

Protocolos de interfaz

• SPI, UART, I2C, AXI, Wishbone
• Controladores de pantalla VGA
• Integración de procesador RISC-V

Síntesis de alto nivel

• Vitis HLS para generación de IP personalizado
• Hardware/software