Realizaré codificación VHDL de Verilog en Xilinx, Vivado, Quartus, ModelSim para FPGA

¿Estás atascado con un módulo de Verilog o necesitas un diseño digital completo desde cero? ¡Estoy aquí para ayudarte!

Soy Nasir, graduado en Ciencias de la Computación con más de 6 años de experiencia en Verilog HDL, diseño de FPGA y desarrollo RTL. He trabajado en una amplia variedad de proyectos, desde puertas lógicas simples hasta procesadores pipelined complejos.

Servicios que ofrezco:

• Programación en Verilog y diseño de módulos
• Testbenches y simulación
• Implementación y depuración en FPGA
• Optimización para síntesis y temporización

️ Herramientas y software que utilizo:

• Xilinx Vivado / ISE
• ModelSim / QuestaSim
• Altera Quartus
• Synopsys Design Compiler
• GTKWave
• VS Code / Notepad++

Recibirás código limpio, eficiente y bien documentado, entregado a tiempo. Ya seas estudiante, investigador o ingeniero, estoy listo para dar vida a tu proyecto.

¡Envíame un mensaje antes de hacer tu pedido para discutir tus requisitos!