Diseñaré rtl en verilog, systemverilog o vhdl con testbench

¿Necesitas RTL limpio y funcional para tu proyecto de diseño digital o FPGA? Soy ingeniero de diseño y verificación en NUST Chip Design Center y tengo certificaciones de RISC-V International y Xilinx FPGA.

Lo que entrego:

- RTL sintetizable en Verilog, SystemVerilog o VHDL

- Un banco de pruebas con formas de onda de simulación

- Máquinas de estado, contadores, ALUs, FIFOs, controladores UART/SPI/I2C y memoria

- Depuración y optimización de tu código existente

- Documentación breve del diseño con diagrama de bloques

Cómo funciona:

1. Envía tus especificaciones o código existente, dispositivo objetivo y simulador.

2. Confirmo el alcance, precio y plazo antes de que hagas el pedido.

3. Entrego archivos fuente, banco de pruebas, formas de onda y notas.

4. Las revisiones están incluidas en cada paquete.

Por favor, envíame un mensaje primero para confirmar que tu proyecto encaja. Respondo en aproximadamente una hora. ¿Necesitas verificación completa con UVM? Mira mi gig de UVM.