Escribiré, simularé y depuraré código de ensamblaje riscv y diseños basados en ISA.

Parte de la información se ha traducido automáticamente.

Pakistán

Hablo Urdu, Inglés

45 pedidos completados

Ingeniero

Soy ingeniero electrónico con experiencia en desarrollo de FPGA y diseño de procesadores RISC. Ofrezco servicios como programación de FPGA, creación de módulos personalizados e integración de sistemas...

Nivel 1

Ha cumplido determinados criterios de rendimiento y muestra un gran potencial en la plataforma.

Acerca de este Servicio

¿Buscas ayuda experta con programación en assembly RISC-V, simulación o integración de código? Ofrezco desarrollo de bajo nivel limpio, eficiente y bien estructurado usando el conjunto de instrucciones RISC-V.

Me especializo en escribir y simular código assembly RISC-V usando tanto herramientas educativas ligeras como RARS y Venus, así como cadenas de herramientas profesionales como el RISC-V GNU toolchain, Spike y Verilator.


Los servicios incluyen:

  • Escribir código assembly RISC-V optimizado y legible (RV32I, RV64I, M, F)
  • Simular código usando RARS, Venus o Spike
  • Depuración a nivel de instrucciones y análisis de trazas
  • Desarrollar secuencias de prueba para validación de núcleo o integración a nivel de firmware
  • Crear rutinas de inicio, distribución de memoria e interacción I/O (si es compatible)
  • Entregar código que funcione en plataformas educativas y profesionales

Herramientas soportadas:

  • RARS (Simulador de ensamblador y tiempo de ejecución RISC-V)
  • Venus (Simulador RISC-V basado en web)
  • Spike, GDB y riscv64-unknown-elf-gcc
  • Verilator (para pruebas RTL)
  • Linux, Make, Git


Plataforma:

FPGA

Sensores:

Cámara

Experiencia:

Depuración de código

Optimización de SoC

Mi porfolio

Etiquetas relacionadas