Diseñaré y depuraré rtl de ASIC usando verilog y systemverilog

Parte de la información se ha traducido automáticamente.
Mohamed H

Egipto

Hablo Árabe, Inglés

Ingeniero en Electrónica y Comunicaciones

Soy ingeniero en Electrónica y Comunicaciones, clasificado en cuarto lugar en mi clase, con experiencia en Diseño Físico de ASIC y Diseño de IC Digital. Tengo experiencia práctica en implementación RT...
Leer más
Acerca de este Servicio

Diseñaré, depuraré y verificaré módulos RTL en Verilog/SystemVerilog con testbenches y análisis de simulación, entregando código limpio y sintetizable según tus requisitos.

design and debug asic rtl using verilog and systemverilog
Pantalla completa
design and debug asic rtl using verilog and systemverilog

Mi porfolio

Etiquetas relacionadas