Diseñaré un controlador i2c, spi o uart para tu fpga

Parte de la información se ha traducido automáticamente.

Pakistán

Hablo Urdu, Inglés

Ingeniero de verificación RTL y diseño de FPGA

Ingeniero de diseño y verificación de ASIC con más de 3 años de experiencia en verificación RTL y cierre de temporización, incluida una tape-out de 12 nm. Ayudo a equipos de hardware, startups y estud...

Acerca de este Servicio

Diseño y verifico controladores de protocolos seriales en Verilog/SystemVerilog, orientados a FPGAs de Xilinx con Vivado.

Qué obtendrás:

RTL sintetizable para I2C, SPI o UART (maestro/esclavo según sea necesario)
Banco de pruebas autoevaluante y resultados de simulación
Parámetros configurables (velocidad de baudios, divisor de reloj, ancho de datos)
Archivos listos para Vivado y una breve guía de integración

He integrado estos controladores en un sistema de memoria mapeada funcional en Artix-7. Dímelo el protocolo, la frecuencia de reloj y cualquier requisito especial.