Diseñaré proyectos FPGA usando Verilog VHDL, Xilinx Vivado, Python prog análisis de datos
DISEÑADOR DE PCB SENIOR, Sistemas embebidos, Desarrollo de IoT
Acerca de este Servicio
Ayudo a investigadores e ingenieros a dar vida a sus ideas de diseño digital usando Verilog, VHDL, Xilinx Vivado y Python. Ya sea que necesites lógica RTL personalizada, integración de IP o scripts en Python para analizar y limpiar tus datos de salida de hardware, aquí estoy para ayudarte.
Experiencia principal
- Diseño e integración de sistemas basados en FPGA y SoC
- Desarrollo FPGA usando Verilog, VHDL, SystemVerilog y Chisel
- Codificación RTL, simulación funcional y síntesis
- Diseño e integración de núcleos IP personalizados (Vivado)
- Procesadores de ciclo único, múltiple y en pipeline
- Diseño de máquinas de estados finitos, contadores, ALUs, controladores y procesadores
- Prototipado FPGA, mapeo de hardware y verificación
- Desarrollo FPGA embebido
- Creación de bancos de prueba y entornos de verificación
Habilidades en procesadores y arquitectura
- Conversión de C/C++ a ensamblador (y viceversa)
- Experiencia con MIPS, RISC-V, x86
Experiencia práctica con:
- Zynq Ultrascale+ MPSoC
- Zynq-7000 Series
- Spartan-3
Plataforma:
FPGA
Sensores:
Cámara
Experiencia:
Optimización de SoC
Mi porfolio
Otros servicios de Ingeniería electrónica que ofrezco
FAQ
Traducción automática
¿Con qué placas FPGA trabajas?
Me concentro principalmente en chips Xilinx/AMD (Artix-7, Kintex-7, Zynq, UltraScale+) dentro de Vivado, pero la lógica HDL subyacente funciona en la mayoría de las placas estándar.
¿Por qué usar Python junto con el desarrollo FPGA?
¡Python facilita mucho las pruebas de hardware! Es ideal para generar vectores de prueba, leer archivos de salida en bruto de tu placa o simulador, y graficar los datos para ver si tu hardware hace lo que debe.
¿Qué necesitas de mí para empezar?
Una breve descripción de tus objetivos, modelo de chip/placa objetivo, lenguaje preferido (Verilog o VHDL) y cualquier diagrama de bloques o especificaciones que tengas listo.
¿Puedes ayudar con correcciones de errores en hardware o código existente que no funciona?
¡Por supuesto! Envía tus archivos de proyecto actuales, diagramas de bloques o registros de errores de Vivado. Puedo ayudarte a solucionar errores de temporización, problemas de sintaxis o bugs lógicos y hacer que tu diseño compile sin problemas.
¿Proporcionarás los archivos completos del proyecto al finalizar?
Sí, recibirás el código fuente completo (.v o .vhd), archivos de restricciones (.xdc), archivos del proyecto Vivado y cualquier script en Python para análisis de datos o pruebas.
