Explorar las categorías
Explora
Fiverr Pro
Español
$
USD
Te ayudaré a implementar un proyecto HDL simple basado en FPGA de Xilinx.
FPGA, Python, Linux y modelado de procesos de negocio
Soy un desarrollador multidisciplinario. Hasta hace poco, residía en Moscú (Federación Rusa). Ahora estoy radicado en Argelia. Tengo experiencia en diversas áreas de ingeniería, incluyendo desarrollo ...
Acerca de este Servicio
Soy un diseñador experimentado de HDL (lenguaje de descripción de hardware) con años de trabajo en educación y proyectos tecnológicos del mundo real, especialmente en telecomunicaciones, procesamiento de señales digitales y sistemas de datos.
Este servicio es perfecto para estudiantes, principiantes o cualquier persona que trabaje en pequeños proyectos FPGA .
Este servicio es para:
- Interfaces digitales básicas de baja velocidad
- Lógica de control simple utilizando máquinas de estados
- Diseños pequeños que encajan en un FPGA Xilinx Artix-7
- Tareas de nivel introductorio o proyectos de afición
Este servicio NO incluye:
- Sistemas complejos con procesadores o SoC
- Interfaces de comunicación de alta velocidad
- Diseños que necesitan memoria externa o bloques IP avanzados
Lo que obtendrás:
- Ayuda para revisar y mejorar tu idea de proyecto.
- Código SystemVerilog fácil de entender
- Una configuración sencilla de banco de pruebas y simulación
- Implementación completa de FPGA (síntesis, temporización, flujo de bits)
- Una demostración en hardware real si tengo la placa
- Ayuda con la depuración
- Documentación clara y orientación sobre herramientas y flujo de trabajo
Envíeme un mensaje antes de realizar su pedido para que pueda asegurarme de que su proyecto reciba el mejor apoyo posible.
¡Démosle vida a tu primer proyecto HDL!
Plataforma:
FPGA
FAQ
Traducción automática
¿Qué herramientas se utilizan?
Se utilizan las siguientes herramientas: - Xilinx Vivado en modo de script sin proyecto. - Icarus verilog y cocotb para verificación funcional. - Visual Studio Code para entrada y gestión de código fuente.
¿Qué idiomas se utilizan?
El subconjunto de diseño de System Verilog se utiliza como HDL principal. Se utilizan Python y System Verilog para la verificación.
¿Se admiten marcos de verificación avanzados?
No. No se admiten marcos de verificación avanzados como VMM, OVM y UVM. En su lugar, se utiliza cocotb (banco de pruebas de simulación de CO basado en COroutine) de código abierto y basado en Python.
¿Qué pasa si tengo una idea que no encaja en este servicio?
¡Me encantan las buenas ideas y los proyectos divertidos! Solo escríbeme un poco sobre el proyecto. Mejor si tienes especificaciones detalladas. Seguro que encontraremos la manera de hacerlo.
¿El paquete básico implica programar un flujo de bits y depurar el hardware?
N.° por determinar
