Haré RTL para el sistema deseado
Ingeniero electronico
Acerca de este Servicio
Soy ingeniero en electrónica especializado en diseño VLSI, diseño de sistemas digitales, desarrollo FPGA y procesamiento digital de señales (DSP). Desarrollo arquitecturas digitales eficientes y confiables que ofrecen funcionalidad y implementaciones precisas.
En este gig, puedes solicitar el diseño de cualquier sistema digital usando Verilog, SystemVerilog o metodologías basadas en FPGA, según tu planteamiento, objetivo de investigación o especificación del producto. Ya sea que necesites un subsistema de procesador, lógica de control, interfaz de comunicación, máquina de estados finitos, interfaz de memoria, implementación de algoritmos DSP, acelerador CNN o un acelerador de hardware personalizado, proporcionaré una implementación HDL verificada por simulación con documentación. Si estás trabajando en una idea innovadora, no dudes en compartir el concepto. Tu información y detalles del proyecto serán confidenciales.
Mi experiencia incluye diseño RTL, prototipado en FPGA, interfaz de memoria, UART/SPI/I2C, algoritmos de procesamiento digital de señales y la implementación de modelos matemáticos en hardware.
Entrego diseños profesionales, bien documentados y probados por simulación, adecuados para flujos de trabajo de desarrollo FPGA y ASIC, con orientación para su implementación.
Plataforma:
FPGA
Experiencia:
AI
•
Programación
FAQ
Traducción automática
¿Qué lenguaje utilizas?
Principalmente uso Verilog, pero si quieres que se haga en VHDL, SystemVerilog u otro HDL, puedo hacerlo.
¿El uso de un lenguaje diferente a Verilog cuesta más?
No, en absoluto.
¿También puedes hacer FPGA con VHDL?
Una vez que el código está sintetizado, se puede transferir a FPGA, sin importar en qué lenguaje esté.
¿Qué FPGA usas, puedes hacerlo para una parte en lugar de la placa?
Específicamente, trabajo en la Digilent Nexys 4 Artix-7 FPGA Trainer Board (sin DDR), no puedo garantizar un chip FPGA para programar.
¿Qué exactamente me entregarás al finalizar el proyecto?
Compartiré la carpeta completa del proyecto (de Xilinx Vivado). Incluye todos los archivos fuente, de simulación y de restricciones; el bitstream no se borrará al compartirlo si el proyecto incluye implementación en hardware.
Hazlo para otras placas FPGA.
Si tienes una FPGA diferente a Nexys-4, puedo entregarte un proyecto funcional, pero puede que aparezca un error. Tendrás que compartirme ese error y lo resolveré sin considerarlo como una revisión.
¿Me ayudarás gratis?
Como tengo bastante experiencia trabajando con FPGAs, puedo resolver tus errores. Si casi has terminado tu proyecto y estás atascado en algún paso, haré lo posible por ayudarte a resolverlo.

