Diseñaré FPGA en verilog o sv usando xilinx vivado, modelsim

Mi nombre es Khizar Ishfaq y soy un ingeniero electrónico dedicado, especializado en diseño e implementación de FPGA. Tengo experiencia en Verilog, SystemVerilog, diseño RTL, simulación, verificación y depuración usando Xilinx Vivado. Ofrezco soluciones confiables para proyectos académicos, de investigación y comerciales de FPGA, incluyendo interfaces como AXI4, SPI, UART y I2C. Con experiencia práctica en Vivado, ModelSim, QuestaSim y otras herramientas EDA, garantizo un diseño eficiente, simulaciones precisas y una implementación exitosa. Estoy comprometido a entregar código modular, bien documentado, de alta calidad, con tiempos de entrega rápidos, comunicación profesional, soporte post-entrega y soluciones adaptadas para cumplir con los requisitos del cliente con excelencia y fiabilidad en todo el mundo.