Diseñaré una interfaz personalizada UART, SPI o I2C en verilog o systemverilog

Diseño de interfaz personalizada UART / SPI / I2C en RTL verificado en simulación

¿Necesitas una interfaz de comunicación confiable para tu proyecto de FPGA o diseño digital? Diseño y verifico módulos de protocolo en Verilog/SystemVerilog hechos para funcionar en hardware real, no solo que se vean bien en una simulación rápida.

Cada módulo recibe un RTL limpio, comentado y un banco de pruebas autocomprobante con prueba de funcionamiento correcto antes de entregarlo. Si tu diseño abarca múltiples dominios de reloj, lo manejo adecuadamente con punteros en código gris y sincronizadores, no con atajos que causan problemas después.

Trabajos recientes:

UART configurable con baud rate ajustable y FIFOs asíncronos, verificado mediante loopback y pruebas de inyección de errores, sin violaciones de timing en hardware FPGA real

Acelerador de hardware integrado en AXI, verificado contra un modelo de referencia independiente

Diseño completo de CPU/sistema verificado contra un conjunto de pruebas estándar de la industria

Puedo compartir repos, formas de onda y resultados de verificación antes de que hagas tu pedido, para que sepas exactamente qué obtendrás.

Ideal para:

• Agregar una interfaz UART/SPI/I2C a un diseño de FPGA
• Un bloque IP independiente y reutilizable
• FIFO o trabajo en bus seguros para dominios de reloj
• Escribir banco de pruebas para tu propio RTL

Herramientas: Vivado, Quartus, ModelSim/Verilator, Py