Explorar las categorías
Explora
Fiverr Pro
Español
$
USD
Diseñaré verilog o vhdl rtl con testbench y simulación
Desarrollador FPGA y AI con 8 años de experiencia en Verilog, VHDL, HLS
Soy ingeniero de FPGA y hardware digital con más de 8 años de experiencia práctica en diseño RTL, depuración, verificación, optimización y aceleración de hardware. Trabajo con Verilog, VHDL, SystemVer...
Nivel 1
Ha cumplido determinados criterios de rendimiento y muestra un gran potencial en la plataforma.
Acerca de este Servicio
¿Necesitas verificar tu RTL de Verilog o VHDL antes de ponerlo en hardware?
Diseñaré un banco de pruebas limpio y estructurado y simularé tu RTL para verificar su funcionalidad, detectar errores y darte confianza antes de la síntesis o implementación en FPGA.
Puedo ayudarte con:
- Verificación de RTL en Verilog / VHDL
- Desarrollo de banco de pruebas
- Simulación funcional
- Verificación de FSM, FIFO, contador y datapath
- Pruebas de interfaz y protocolo
- Comportamiento de reloj y reset
- Análisis de formas de onda
- Pruebas en casos límite
- Depuración de simulaciones
- Escenarios de prueba de regresión
Herramientas: Vivado Simulator, ModelSim, Questa y otros simuladores HDL compatibles.
Recibirás los archivos de testbench o fuente solicitados, resultados de simulación y retroalimentación clara sobre los problemas encontrados durante la verificación.
¿Tienes un diseño RTL que no funciona correctamente? También puedo analizar la simulación y ayudarte a identificar la causa raíz.
Para diseños complejos, proyectos con múltiples módulos o requisitos específicos de verificación, por favor envíame un mensaje antes de ordenar para revisar el alcance y ofrecerte una propuesta personalizada.
Mi porfolio
Otros servicios de Ingeniería electrónica que ofrezco
FAQ
Traducción automática
¿Qué lenguajes HDL soportas?
Apoyo Verilog y VHDL RTL. También puedo trabajar con verificación basada en SystemVerilog cuando el proyecto lo requiere.
Q: ¿Puedes crear un testbench para mi RTL existente?
A: Sí. Envíame tu RTL y los requisitos, y puedo crear un testbench estructurado con estímulos adecuados y verificaciones de simulación.
Q: ¿Puedes verificar FSMs, FIFOs, contadores y datapaths?
A: Sí. Puedo verificar estructuras comunes de RTL, incluyendo FSMs, FIFOs, contadores, temporizadores, datapaths, registros, interfaces de memoria y lógica personalizada.
Q: ¿Qué herramientas de simulación utilizas?
A: Puedo trabajar con entornos de simulación HDL compatibles, como Vivado Simulator, ModelSim y Questa, dependiendo de los requisitos de tu proyecto.
Q: ¿Puedes analizar mi forma de onda de simulación existente?
A: Sí. Puedes proporcionarme tu forma de onda, salida de simulación, RTL y testbench, y puedo analizar el comportamiento y ayudar a identificar problemas funcionales.
Q: ¿Proporcionas el código fuente del testbench?
A: Sí. El paquete aplicable puede incluir los archivos del testbench o fuente junto con los resultados de simulación y hallazgos de verificación.
Q: ¿Puedes probar casos límite?
A: Sí. Los paquetes Estándar y Premium pueden incluir escenarios de prueba adicionales y pruebas de casos límite apropiados para la funcionalidad del RTL.
Q: ¿Puedes verificar un diseño FPGA de múltiples módulos?
A: Sí, pero los diseños más grandes requieren evaluación del alcance porque el esfuerzo de verificación depende en gran medida del número de módulos, interfaces, complejidad y cobertura requerida. Por favor, contáctame primero para una oferta personalizada.
Q: ¿Puedes corregir errores encontrados durante la verificación?
A: Sí. Puedo identificar y corregir problemas en RTL cuando la depuración está dentro del alcance acordado del proyecto. Las tareas de depuración más grandes pueden gestionarse a través de mi Gig dedicado a Debugging FPGA o una oferta personalizada.
Q: ¿Puedes verificar RTL antes de la implementación en FPGA?
A: Por supuesto. La simulación y verificación de RTL pueden ayudar a identificar problemas funcionales antes de la síntesis, implementación y pruebas de hardware.
