Desarrollaré tu proyecto FPGA de xilinx usando vivado y vitis

Sí. Puedo modificar, depurar, integrar, optimizar o ampliar un proyecto Vivado existente. Por favor, proporciona los archivos del proyecto y explica los cambios necesarios.

Sí. Puedo trabajar en sistemas Zynq y ZynqMP, incluyendo Vivado Block Design, interfaces AXI, IPs personalizadas, integración de hardware/software y Vitis.

Sí. Puedo desarrollar e integrar IPs RTL personalizadas y conectarlas a un sistema de procesamiento Zynq/ZynqMP usando las interfaces AXI apropiadas.

Sí. Puedo integrar el diseño de hardware FPGA con Vitis para co-diseño de hardware/software, incluyendo la comunicación entre el procesador y la lógica FPGA.

Por lo general, sí. Por favor, proporciona el número de parte exacto del FPGA/SoC o el modelo de la placa de desarrollo antes de ordenar para que pueda confirmar la compatibilidad.

Sí. Cuando los archivos de hardware necesarios, las restricciones, las IP y las versiones de las herramientas estén disponibles, puedo sintetizar, implementar y generar el bitstream del FPGA.

Sí. Puedo investigar errores de síntesis, errores de implementación, violaciones de temporización, problemas de restricciones, utilización de recursos y otros problemas de desarrollo en FPGA.

Para tareas pequeñas y claramente definidas, puedes solicitar el paquete adecuado. Para proyectos complejos de FPGA, Zynq/ZynqMP, Vitis o hardware/software, por favor contáctame primero para revisar los requisitos y ofrecerte la propuesta personalizada correcta.