h
harin_maniyar

Maniyar

@harin_maniyar
5.0(1)

ASIC verification

India
Gujarati, Inglés, Hindi
Parte de la información aparece en idioma inglés.
Sobre mí
I have hands-on experience in a wide range of digital design and verification projects using Verilog HDL. My expertise spans across Digital Electronics, Verilog HDL, System Verilog, UVM methodologies. I have successfully delivered design and verification solutions across multiple projects and recently worked on Gate-Level Simulations (GLS), enhancing my understanding of timing, netlist-level behavior, and real-world implementation aspects.... Lee más

Habilidades

h
harin_maniyar
Maniyar
desconectado • 

Revisa mis servicios

Programación y tecnología
I will help to design rtl in verilog
5.0(1)
DeUSD 5 / proyectoMás información
Programación y tecnología
I will help verifying complex design by developing sv, uvm testbench
DeUSD 10 / proyectoMás información

1 Reseñas
5.0

(1)
(0)
(0)
(0)
(0)
Desglose de calificaciones
  • Nivel de comunicación del Freelancer
    5
  • Recomendar a un amigo
    5
  • Servicio según lo descrito
    5
1-1 de 1 reseñas
Ordenar por
Más relevante