Ayudaré con tu proyecto de verilog, modelsim y quartus fpga

¿Tienes dificultades con una tarea de Verilog, un proyecto de FPGA o un laboratorio de lógica digital? Te ayudaré a diseñarlo, programarlo, simularlo y depurarlo.

Lo que ofrezco:

Escritura de código Verilog para lógica combinacional y secuencial, FSM, contadores, temporizadores, detectores de secuencia

Creación de testbench y simulación en ModelSim

Configuración de proyecto en Quartus, síntesis y asignación de pines

Depuración de desajustes en la simulación y problemas a nivel de hardware

Explicaciones claras si estás aprendiendo, no solo entregarte código sin entender

Soy estudiante de Tecnología en Ingeniería en Computación con experiencia práctica en construir y depurar proyectos FPGA/CPLD, incluyendo máquinas de estados finitos, divisores de reloj, controladores de display de 7 segmentos y detectores de secuencia. He trabajado con problemas reales de hardware (chips defectuosos, pines flotantes, errores de temporización) que van más allá de los ejemplos de libro, así que entiendo tanto el código como el comportamiento del hardware detrás de él.

Ya sea una tarea de curso, ejercicio de laboratorio o un pequeño proyecto personal, me aseguraré de que funcione correctamente y de que entiendas cómo funciona.

Envíame tus requisitos o detalles de la tarea, y comenzaré a trabajar.