Explorar las categorías
Explora
Fiverr Pro
Español
$
USD
Arquitecturaré y desarrollaré fpga, zynq soc, axi, dma y linux embebido
Más de 5 años de experiencia en diseño de sistemas integrados, diseño de PCB y creación de prototipos de productos. Diseñar e implementar sistemas integrados desde cero o actualizar sistemas existente...
Acerca de este Servicio
Ofrezco desarrollo de FPGA y Zynq SoC a nivel senior que abarca SystemVerilog RTL, IP personalizado, AXI4-Lite, AXI4-Stream, DMA, DDR, integración PS/PL, PetaLinux, cierre de temporización, verificación y depuración hardware con ILA.
Los proyectos pueden variar desde bloques RTL personalizados individuales hasta arquitecturas completas de SoC embebido que integran procesadores ARM, lógica programable, caminos de datos de alta velocidad y sensores/periféricos externos.
Otros servicios de Ingeniería electrónica que ofrezco
FAQ
Traducción automática
¿Qué plataformas FPGA y SoC soportas?
Principalmente trabajo con plataformas AMD/Xilinx FPGA y Zynq, incluyendo Zynq-7000 y Zynq UltraScale+ MPSoC. Otros dispositivos pueden considerarse si están disponibles la toolchain, archivos del dispositivo e información del proyecto.
¿Puedes trabajar en un proyecto existente de Vivado o RTL?
Sí. Puedo revisar, depurar, ampliar o reestructurar RTL en Verilog/SystemVerilog, proyectos de Vivado, diseños de bloques, restricciones XDC, IP personalizado y entornos de simulación.
¿Puedes diseñar un sistema completo PS/PL de Zynq?
Sí. Puedo definir la partición PS/PL, integrar el sistema de procesamiento, crear hardware PL personalizado, conectar interfaces AXI, configurar relojes/restablecimientos, definir mapas de registros y preparar la interfaz hardware/software.
¿Desarrollas periféricos AXI4-Lite o AXI4-Stream personalizados?
Sí. Puedo diseñar periféricos de control/estado AXI4-Lite, caminos de datos AXI4-Stream y mapas de registros de soporte, FIFOs, interrupciones y lógica de protocolo de sincronización.
¿Puedes integrar DMA y DDR para movimiento de datos de alta velocidad?
Sí. Puedo estructurar caminos de datos PL a DDR y DDR a PL usando AXI-Stream, AXI DMA, buffering y DDR conectado al PS para que las transferencias de datos grandes no dependan de que la CPU ARM copie cada palabra manualmente.
¿Soportas integración de PetaLinux y Linux embebido?
Sí. Cuando sea necesario, puedo soportar integración XSA/BSP, configuración del árbol de dispositivos, periféricos FPGA visibles en Linux, acceso a registros mapeados en memoria, integración de arranque y control de hardware PL a nivel de aplicación.
¿Puedes interfacear sensores, ADCs, motores o módulos de comunicación?
Sí. Las interfaces típicas incluyen SPI, I2C, UART, GPIO, adquisición ADC, PWM, encoders y interfaces digitales personalizadas. Por favor, proporciona las hojas de datos del dispositivo y los requisitos eléctricos/de interfaz.
¿Realizas síntesis, implementación y cierre de temporización?
Sí. Puedo realizar síntesis, colocación y enrutamiento, configuración de restricciones XDC, análisis setup/hold, revisión de Slack, verificaciones de reloj/CDC, análisis de utilización y cierre de temporización a nivel de implementación.
¿Puedes ayudar con prototipado FPGA a ASIC?
Sí. Puedo estructurar RTL y verificación para que el FPGA sirva como prototipo práctico para un flujo orientado a ASIC posterior. El flujo de implementación ASIC es separado, pero la validación en FPGA es útil para demostrar la arquitectura digital y funcionalidad antes del silicio.
