Diseñaré un núcleo de CPU riscv personalizado para tu proyecto de FPGA o ASIC

Parte de la información se ha traducido automáticamente.

Pakistán

Hablo Hindi, Inglés, Urdu

Ingeniero de diseño de hardware

Soy Majid Ali, un ingeniero eléctrico especializado en diseño RISC-V, SoC y ASIC. Con una sólida experiencia en Verilog, SystemVerilog, UVM, C\C++, Python y ensamblador RISC-V, tengo un amplio conocim...
Acerca de este Servicio

Me especializo en diseño de procesadores RISC-V personalizados, adaptados a tus especificaciones, desde núcleos RV32I mínimos hasta arquitecturas con pipeline y módulos adicionales.

Obtendrás:

  • Arquitectura de CPU RISC-V personalizada (Single-Cycle, Multi-Cycle o pipeline de 5 etapas)
  • diseño RTL en Verilog HDL
  • Banco de pruebas de simulación con resultados de forma de onda (ModelSim / QuestaSim)
  • Integración de memoria de instrucciones y datos
  • Soporte para RV32I o tu conjunto de instrucciones personalizado
  • Detección opcional de hazards, unidad de forwarding y lógica de control
  • Código modular, limpio y bien comentado
  • Documentación detallada y explicación (si es necesario)


Entregables:

  • Archivos fuente Verilog (.v)
  • Banco de pruebas para simulación
  • Capturas de pantalla de forma de onda / archivos .do
  • PDF del datapath del procesador / diagrama de bloques
  • Documentación que explica módulos y flujo (Estándar y Premium)

¿Por qué elegirme?

  • Ingeniero eléctrico con experiencia práctica en Arquitectura de Computadoras y Diseño RTL
  • Experiencia en desarrollo práctico de SoC personalizado
  • Diseños verificados usando herramientas de la industria como ModelSim, QuestaSim, Xilinx Vivado y placas FPGA

Etiquetas relacionadas