Seré su ingeniero de diseño de verilog vhdl fpga

Soy un ingeniero de diseño de FPGA experimentado con más de 7 años de experiencia práctica relacionada con el diseño, simulación e implementación de códigos Verilog, VHDL y System Verilog en FPGA.

He realizado varios proyectos, algunos de ellos se mencionan a continuación:

• Procesador MIPS
• Procesador RISC
• DEG
• Convertidor analógico-digital (CAD)/convertidor analógico-digital (ADC)
• Sintetizadores de frecuencia
• etc.

Utilizaré los siguientes programas para simulación y prueba de los códigos Verilog, VHDL y System Verilog:

• LOGÍSMO
• XILINX
• CUARTO
• VIVADO
• MODELO SIM