Diseñaré proyectos personalizados de fpga y rtl usando verilog y systemverilog en vivado

Parte de la información se ha traducido automáticamente.
Deeuh

Pakistán

Hablo Urdu, Inglés

24 pedidos completados

ingeniero

Hola, bienvenido a mi perfil. Soy ingeniero eléctrico con cuatro años de experiencia en servicios freelance. Mi especialidad son los diseños VLSI, la arquitectura informática y las tecnologías de ener...
Leer más

Nivel 1

Ha cumplido determinados criterios de rendimiento y muestra un gran potencial en la plataforma.

Acerca de este Servicio

¡Hola!

Ingeniero de diseño FPGA | Verilog / SystemVerilog | RTL | Xilinx Vivado

Soy un ingeniero de diseño FPGA con amplia experiencia práctica en RTL, Verilog/SystemVerilog y Xilinx Vivado.

Mi experiencia incluye procesadores personalizados, arquitecturas RISC-V, protocolos de comunicación y sistemas complejos basados en FPGA. Me enfoco en una metodología limpia, arquitectura modular y una implementación confiable desde el concepto hasta la verificación.

Lo que puedo hacer por ti

  • FPGA personalizado y RTL usando Verilog / SystemVerilog
  • Codificación RTL, depuración y verificación funcional
  • Desarrollo de testbench y simulación usando Vivado y ModelSim
  • Síntesis, implementación, análisis de temporización y cierre de temporización en FPGA
  • Desarrollo de archivos de restricciones (XDC / UCF) y puesta en marcha de la placa

Familias de FPGA: Xilinx Artix, Spartan, Zynq y Virtex

Herramientas: Xilinx Vivado, ModelSim, Quartus y Proteus

  • Entrego código RTL limpio, verificación adecuada, documentación clara y soluciones prácticas listas para implementación en hardware.


Leer más
design custom fpga and rtl projects using verilog systemverilog on vivado
Pantalla completa
design custom fpga and rtl projects using verilog systemverilog on vivado

Mi porfolio

Etiquetas relacionadas