Diseñaré y programaré sistemas FPGA con VHDL, Verilog y SystemVerilog

¿Estás construyendo un sistema digital de alto rendimiento y necesitas un ingeniero FPGA senior que entregue diseños RTL confiables y bien documentados? Has encontrado al experto adecuado.

Con una profunda experiencia práctica en diseño FPGA y programación HDL en plataformas Xilinx, Intel/Altera y Lattice, llevo tu especificación desde el concepto hasta una implementación funcional y con cierre de timing de manera rápida y profesional.

Lo que hago

•    Diseño RTL usando VHDL, Verilog y SystemVerilog
•    Máquinas de estados finitos (FSM), arquitecturas en pipeline, bloques DSP
•    Implementación de protocolos: SPI, I2C, UART, AXI4/AXI-Lite, PCIe, Ethernet
•    Síntesis, colocación y enrutamiento, y cierre de timing (Vivado / Quartus)
•    Integración de IP core y desarrollo de IP personalizado
•    Simulación funcional y bancos de pruebas de verificación con restricciones y aleatoriedad
•    Análisis de cruce de dominios de reloj (CDC) y sincronización segura
•    Optimización del rendimiento: utilización de recursos, rendimiento, latencia

Lo que recibirás

•    Archivos fuente limpios, comentados en VHDL / Verilog / SystemVerilog
•    Proyecto de síntesis e implementación (Vivado o Quartus)
•    Formas de onda de simulación y banco de pruebas
•    Informes de timing y resumen de utilización de recursos
•    Documentación completa: visión general de la arquitectura