Desplegaré tu modelo de simulink en zynq fpga usando hdl coder y soc blockset

Parte de la información se ha traducido automáticamente.

Asad K

Pakistán

Hablo Urdu, Inglés, Francés

2 pedidos completados

Ingeniero FPGA Verilog VHDL RTL Vivado Quartus SoC

Ingeniero en FPGA y electrónica con más de 4 años de experiencia en diseño en Verilog, VHDL y RTL en Xilinx Vivado e Intel Quartus. Me especializo en co-diseño de hardware y software Zynq SoC usando M...

Acerca de este Servicio

¿Tienes un modelo de Simulink pero no puedes hacerlo funcionar en hardware FPGA? Esa es exactamente la problemática que puedo resolver.

Me especializo en despliegue de MATLAB/Simulink en Xilinx Zynq SoC usando HDL Coder, Embedded Coder, SoC Blockset y SoC Builder, una habilidad poco común que la mayoría de los ingenieros de FPGA no poseen.

Lo que hago:

Generación de IP core con HDL Coder a partir de subsistemas de Simulink.
Particionamiento de hardware-software PS PL con SoC Blockset
Mapeo de interfaz AXI4-Lite / AXI4-Stream, conversión a punto fijo y cuantización, Embedded Coder en C/C++ para Zynq ARM Cortex-A9
Despliegue ELF en Linux embebido.
Diseño de interfaz host LabVIEW / MATLAB / UDP

Cada entrega incluye:

Modelo de Simulink con HDL Coder correctamente configurado
Archivos fuente Verilog/VHDL listos para síntesis
Proyecto Vivado con bitstream generado
ELF para procesador ARM si se necesita código en PS
Notas de despliegue para que puedas reconstruir de forma independiente

Por qué elegirme:

La mayoría de los ingenieros de FPGA solo escriben HDL. Yo trabajo directamente dentro de tu entorno de Simulink, sin rework ni capa de traducción. Experiencia práctica con Zynq y Zynq Ultrascale, comunicación AXI PS-PL, Linux embebido multihilo y interfaces UDP en LabVIEW.

Envíame un mensaje antes de ordenar, así puedo confirmar la viabilidad primero.