Diseñaré y simularé FPGA en Vivado

¿Necesitas ayuda para convertir un diseño digital en Verilog funcional y obtener resultados de simulación claros? Diseño, simulo y depuro proyectos FPGA en Vivado, con modelado en MATLAB/Simulink para tareas DSP acordadas.

Soy ingeniero en electrónica con más de 3 años de experiencia en I+D, incluyendo un AGC digital desarrollado en Vivado para un SDR.

Los servicios incluyen:

Módulos RTL en Verilog, FSM, contadores, FIFOs y lógica de control

Bancos de pruebas, análisis de formas de onda y depuración de simulaciones

Bloques DSP, lógica de punto fijo y modelos de referencia en MATLAB

Configuración de proyectos en Vivado y revisión de síntesis cuando se acuerde

Cada paquete incluye código fuente, resultados de simulación, documentación y notas de configuración. La opción básica cubre la depuración de un módulo RTL pequeño existente; la estándar cubre un módulo nuevo; la premium cubre hasta tres módulos acordados y un modelo de referencia en MATLAB.

Por favor, envía tus especificaciones antes de ordenar. Sistemas complejos de SDR, AGC, DSP y FPGA de mayor tamaño reciben una cotización personalizada tras revisión del alcance. La prueba de hardware, acceso a la placa, IP de pago y licencias no están incluidas. Las revisiones cubren el alcance acordado. Las capturas de galería son ejemplos de referencia acreditados.