Explorar las categorías
Explora
Fiverr Pro
Español
$
USD
Parece que este servicio está en espera
Diseñaré y depuraré módulos RTL en Verilog
India
Hablo Kannada, Inglés, Hindi
Verificación de SoC, RTL en Verilog, Diseño Digital, Tutor de VLSI
Hola, soy Ankith D R, graduado en Ingeniería en Electrónica y Comunicación con 8 meses de experiencia como pasante en Verificación de SoC en SION Semiconductors. Tengo experiencia práctica en Verilog/...
Acerca de este Servicio
¿Buscas un diseñador confiable de Verilog RTL o necesitas ayuda con electrónica digital?
Soy ingeniero en Electrónica y Comunicación con 8 meses de experiencia como pasante en Verificación de SoC. Tengo experiencia práctica en Verilog/SystemVerilog, diseño RTL, desarrollo de testbench y análisis de formas de onda.
Puedo ayudarte con:
- Diseño y depuración RTL en Verilog/SystemVerilog
- Creación de testbench y verificación funcional
- Análisis de formas de onda y soporte en simulación
- Proyectos de diseño y verificación VLSI
- Tareas y resolución de problemas en electrónica digital
¿Por qué elegirme?
- Experiencia en verificación de SoC a nivel industrial
- Código limpio, eficiente y bien documentado
- Entrega rápida con comunicación clara
Herramientas:
- QuestaSim (Siemens EDA)
- Cadence Virtuoso
Nota: Por favor, envíame un mensaje antes de hacer un pedido para discutir tus requisitos.
FAQ
Traducción automática
¿Qué información necesitas para comenzar el trabajo?
Por favor, proporciona los requisitos del proyecto, especificaciones (entradas/salidas), funcionalidad esperada y cualquier archivo de referencia si está disponible. Requisitos claros me ayudan a entregar resultados precisos.
¿Proporcionas testbench y resultados de simulación?
Sí, proporciono un testbench completo junto con resultados de simulación y análisis de formas de onda (si es necesario).
¿Qué herramientas utilizas para simulación y diseño?
Utilizo herramientas estándar de la industria como QuestaSim (Siemens EDA) y Cadence Virtuoso para diseño y simulación.
¿Puedes ayudar a depurar código Verilog existente?
Sí, puedo depurar y corregir errores en tu código Verilog/SystemVerilog existente y mejorar su funcionalidad.
¿Ayudas con proyectos y tareas académicas?
Sí, ayudo a estudiantes con proyectos VLSI, tareas de electrónica digital y explicaciones de conceptos.
¿Qué pasa si necesito cambios después del parto?
Proporciono revisiones según el paquete seleccionado. Incluyen cambios menores, pero modificaciones mayores pueden requerir una oferta personalizada.
¿Puede manejar tareas urgentes?
Sí, puedo atender requisitos urgentes dependiendo de la disponibilidad. Por favor, envíame un mensaje antes de hacer un pedido.
¿También soportas SystemVerilog y UVM básico?
Sí, tengo experiencia en SystemVerilog y conceptos básicos de UVM para desarrollo de testbench.
