Explorar las categorías
Explora
Fiverr Pro
Español
$
USD
Diseñaré sistemas fpga y soc para procesamiento de imágenes, video y dsp
Ingeniero FPGA, SoC, ASIC y RTL, experto en Verilog, SystemVerilog, Vivado, IA y ML
Soy graduado en Ingeniería Electrónica especializado en diseño FPGA, desde el concepto RTL hasta el bitstream final. Diseño en Verilog y SystemVerilog, realizo verificación funcional e implemento dise...
Acerca de este Servicio
Ingeniero de diseño electrónico con experiencia en Ingeniero de diseño FPGA, diseño RTL en Verilog/SystemVerilog, verificación e implementación usando Vivado, Vitis y SDK.
Entrego soluciones limpias y bien documentadas de FPGA para diseño digital, integración de SoC y despliegue de IA/ML en dispositivos edge.
Desde el concepto hasta bitstream, manejo todo el ciclo de diseño con precisión
y entrega a tiempo.
Multilingüe (inglés, urdu, árabe, francés, alemán) listo para trabajar con
clientes en todo el mundo.
Construyamos algo poderoso. Envíame un mensaje hoy.
FAQ
Traducción automática
¿Qué placas FPGA y plataformas soportas?
Soporto Xilinx/AMD (Artix-7, Zynq, Spartan-6/7), Intel/Altera (Cyclone IV/V, Arria, Stratix) y Lattice (ECP5, iCE40). Si tienes una placa diferente, envíame un mensaje primero y confirmaré la compatibilidad.
¿Proporcionas resultados de simulación y formas de onda?
Sí. Todos los paquetes estándar y premium incluyen capturas de pantalla de formas de onda de simulación y un breve informe de verificación como prueba de que el diseño funciona completamente antes de la entrega.
¿Puedes trabajar a partir de un diagrama de bloques, especificación o idea general?
Por supuesto. Puedes compartir un diagrama de bloques, una especificación escrita, una referencia de hoja de datos o incluso una descripción general de lo que necesitas. Lo traduciré en código RTL limpio y funcional.
¿Qué archivos recibiré una vez completado el proyecto?
Recibirás todos los archivos fuente (.v o .sv), archivos de restricciones (.xdc), banco de pruebas de simulación, capturas de pantalla de formas de onda, informes de síntesis e implementación, y un archivo readme que explica el diseño.
