Codificaré en lenguaje ensamblador, diseñaré rtl en verilog, vhdl usando xilinx vivado, etc.

Manejo de manera eficiente tareas relacionadas con cualquier tipo de lenguaje ensamblador, diseño lógico digital (DLD), Verilog, VHDL y proyectos FPGA utilizando ModelSim, Xilinx ISE y Vivado. Sólidas habilidades de codificación para implementaciones de nivel de transferencia de registros (RTL) son parte de mi experiencia.

Tengo experiencia en los siguientes idiomas:

1. Verilog
2. VHDL
3. x8086
4. Cortar
5. LC3
6. Fácil68k
7. MIPS
8. BRAZO
9. MASM
10. 68HCS12
11. RISCV