Diseñaré RTL de FPGA en Verilog o VHDL usando Vivado

Parte de la información se ha traducido automáticamente.

Pakistán

Hablo Inglés, Urdu

1 pedido completado

Ingeniero de diseño FPGA, Verilog VHDL, sistemas embebidos, electrónica de potencia

Ingeniero en electrónica con más de 10 años de experiencia en diseño de FPGA, sistemas embebidos y electrónica de potencia. Experto en Verilog, VHDL, MATLAB, Vivado, Quartus, DSP y sistemas de control...
Acerca de este Servicio

¿Necesitas un diseño RTL para FPGA, simulación o depuración confiable para tu proyecto?

Soy ingeniero en electrónica con más de 10 años de experiencia en FPGA, lógica digital y desarrollo de sistemas embebidos. Ayudo a equipos de ingeniería, startups e investigadores a convertir especificaciones y diagramas de bloques en diseños HDL limpios, sintetizables y bien documentados.

En qué puedo ayudarte:

  • Diseño RTL para FPGA usando Verilog o VHDL
  • Desarrollo de testbench y simulación funcional
  • FSM, FIFOs, unidades aritméticas y datapaths en pipeline
  • Interfaces digitales como UART, SPI, I2C, AXI y otras
  • DSP en FPGA, filtros FIR/IIR y diseño en punto fijo
  • Integración de IP y conexión de módulos
  • Restricciones de temporización, problemas de síntesis y depuración RTL
  • Flujos de trabajo en Vivado, Quartus y ModelSim

Dependiendo de tu paquete, recibirás:

  • Código fuente limpio y comentado
  • Diseño RTL sintetizable
  • Testbench de autoevaluación
  • Formas de onda y resultados de simulación
  • Documentación del diseño o diagrama de bloques
  • Explicación clara de la implementación


Cada proyecto de FPGA tiene requisitos diferentes. Por favor, envíame un mensaje antes de ordenar con tu dispositivo o placa, versión del software, especificaciones, interfaces requeridas y entregables esperados.

Plataforma:

FPGA

Sensores:

Temperatura

•

Fotorresistencia

•

Sonido y vibración

Experiencia:

Optimización de SoC

•

Microcontroladores

•

IoT

•

pruebas

Mi porfolio