Diseñaré y simularé FPGA en verilog y vhdl usando vivado
Ingeniero de diseño FPGA, Verilog VHDL, sistemas embebidos, electrónica de potencia
Acerca de este Servicio
¿Buscas un diseño de FPGA y RTL limpio y confiable que funcione a la primera?
Soy ingeniero en electrónica con más de 10 años de experiencia práctica en diseño de FPGA y digital. Ayudo a startups, equipos de I+D, investigadores y estudiantes a convertir requisitos y diagramas de bloques en HDL funcional y bien documentado.
Lo que puedo hacer por ti:
- Diseño RTL en Verilog y VHDL
- Testbenches, simulación y verificación (Vivado, Quartus, ModelSim)
- Lógica digital: FSM, FIFOs, bloques aritméticos, protocolos (UART, SPI, I2C)
- DSP en FPGA: filtros FIR/IIR, rutas de datos en pipeline, diseño en punto fijo
- Integración de IP, corrección de timing/constraints y depuración de código existente
Lo que obtienes: código limpio, comentado, sintetizable, formas de onda de simulación y documentación clara para que entiendas exactamente cómo funciona.
Cada proyecto es personalizado, por favor envíame un mensaje con tus requisitos antes de ordenar para confirmar el alcance, el plazo y el paquete adecuado.
Mi porfolio
FAQ
Traducción automática
❓¿Qué necesitas para empezar?
A: Solo envíame tus especificaciones, diagrama de bloques o el módulo que necesitas. Confirmaré el alcance antes de que hagas el pedido.
❓¿Proporcionas resultados de simulación?
A: Sí, se incluyen formas de onda y una bancada de pruebas de autoevaluación.
❓¿Verilog o VHDL?
A: Ambos. Dime tu preferencia.
❓¿Qué herramientas usas?
A: Vivado, Quartus y ModelSim; puedo trabajar con FPGAs de Xilinx o Intel/Altera.
❓¿Arreglas o depuras HDL existentes?
A: Sí, envíame los archivos primero.
¿Puedes implementar un artículo de IEEE?
A: Sí, puedo implementarlo y explicarlo. Nota: ofrezco implementación y tutoría, no redacción de artículos para envío.

