Crearé un diseño de sistema digital y realizaré verificación rtl en systemverilog.

Parte de la información se ha traducido automáticamente.

Pakistán

Hablo Urdu, Inglés

Ingeniero en diseño digital y verificación

Soy un aspirante a Ingeniero en Verificación y Diseño Digital. Recientemente estudié cursos como Arquitectura de Computadoras, Diseño de Sistemas Digitales y Verificación de Diseño. La experiencia prá...

Acerca de este Servicio

¿Buscas un ingeniero confiable para diseñar, verificar o depurar tus sistemas digitales? Has encontrado a la persona adecuada.

Soy graduado en Ingeniería en Computación, con experiencia práctica en diseño RTL, verificación funcional y verificación formal usando herramientas estándar de la industria.

Lo que ofrezco:

Verificación funcional

Desarrollo de testbench usando SystemVerilog
Verificación basada en interfaz, bloque de reloj y fork-join
Verificación impulsada por cobertura: bloques, expresiones, toggle y covergroups
Simulación usando Cadence Xcelium y Questa

Diseño RTL / FPGA

Diseño HDL e implementación en Basys 3, Spartan 3A
Procesamiento digital de señales en FPGA (procesamiento de audio, XADC, PWM)
Integración de protocolos de comunicación I2C, SPI y otros

¿Por qué trabajar conmigo?

Experiencia a nivel de posgrado en metodología de verificación
Experiencia en proyectos reales encontrando errores de diseño en módulos que cumplen con protocolos
Comunicación clara y entrega oportuna
Experiencia en soporte técnico, lo que significa que entiendo las necesidades del cliente con precisión

Envíame un mensaje antes de hacer tu pedido para confirmar que soy la persona adecuada para tu proyecto.