Haré diseño rtl en verilog o systemverilog para tu requerimiento

¿Buscas un ingeniero de diseño RTL confiable para tu proyecto? Has llegado al lugar correcto.

Me especializo en escribir RTL limpio usando Verilog o SystemVerilog. Ya sea que necesites diseñar un módulo desde cero, depurar un diseño existente o un banco de pruebas de verificación completo, puedo ofrecer soluciones eficientes y bien documentadas.

Servicios que ofrezco

1. Diseño RTL en Verilog y SystemVerilog
2. Diseño de lógica combinacional y secuencial
3. Máquinas de estados finitos (FSM - Mealy y Moore)
4. Contadores, registros, registros de desplazamiento, multiplexores, ALU, FIFO, memoria, UART, SPI, I2C y circuitos digitales personalizados
5. Módulos RTL parametrizados
6. Desarrollo de banco de pruebas en SystemVerilog
7. Simulación funcional y depuración
8. Análisis de formas de onda y corrección de errores
9. Código sintetizable listo para FPGA

Herramientas:

1. Cadence Xcelium
2. Xilinx Vivado

Antes de realizar un pedido, por favor contáctame para discutir los requisitos de tu proyecto y poder ofrecerte la mejor solución para tu diseño.