Diseñaré, depuraré y simularé código vhdl para proyectos fpga

¿Estás trabajando en un proyecto VHDL o FPGA y necesitas código RTL limpio y confiable?

Puedo ayudarte a diseñar, depurar, simular y documentar módulos VHDL para electrónica digital y proyectos basados en FPGA. Ya sea que necesites un bloque lógico simple, una máquina de estados finitos, un contador, un generador PWM, un divisor de reloj, una interfaz de registro o un módulo orientado a la comunicación, te ayudaré a construir una implementación VHDL clara y estructurada.

Para este Gig, módulos se refiere a bloques VHDL/RTL como contadores, FSM, generadores PWM, lógica SPI o UART, registros, lógica de temporización, divisores de reloj, bloques de control o pequeños sistemas digitales.

Lo que puedo ofrecer:

• Código fuente VHDL limpio y legible
• Depuración y corrección de código VHDL existente
• Diseño RTL para módulos digitales pequeños y medianos
• Creación de testbench para simulación
• Simulación funcional y revisión de formas de onda
• Consejos básicos de diseño orientados a FPGA
• Documentación breve o detallada según el paquete

Me enfoco en escribir código que sea comprensible, modular y adecuado para simulación e implementación en FPGA. Mi objetivo no solo es que el diseño funcione, sino que también sea lo suficientemente claro para que puedas entenderlo, modificarlo y reutilizarlo después.