Explorar las categorías
Explora
Fiverr Pro
Español
$
USD
Escribiré código rtl en vhdl o systemverilog para tu proyecto de fpga
Diseño RTL y FPGA: soluciones con RISC V, impulsadas por IA y listas para IoT
🚀 Soy Haseeb, ingeniero en diseño digital especializado en diseño RTL, desarrollo de FPGA (VHDL/SystemVerilog) y núcleos RISC-V personalizados. Creo hardware rápido, escalable y listo para síntesis p...
Acerca de este Servicio
¿Necesitas código VHDL o SystemVerilog de alta calidad para tu diseño FPGA o RTL? Soy Haseeb, un ingeniero de diseño digital que convierte ideas complejas en hardware limpio y listo para síntesis.
Desde arquitectura RTL y diseño de IP core hasta testbenches e integración RISC-V, tengo todo cubierto. Trabajo con herramientas como Vivado, Quartus y ModelSim, y apoyo tanto plataformas Xilinx como Intel.
Ya sea para un proyecto estudiantil o un prototipo de producción completo, entrego código optimizado y bien documentado que funciona a la primera.
Construyamos algo brillante. Envíame un mensaje antes de hacer tu pedido para comenzar!
Plataforma:
FPGA
Mi porfolio
FAQ
Traducción automática
¿Qué necesitas de mí para empezar?
Por favor, proporciona una descripción clara de tu proyecto, requisitos de diseño, FPGA objetivo (si hay), idioma preferido (VHDL o SystemVerilog) y cualquier restricción o herramienta específica que quieras que utilice.
¿Puedes ayudar con tareas académicas o universitarias?
Sí, puedo asistir con tareas académicas para fines de aprendizaje.
¿Proporcionas simulaciones y testbenches?
¡Sí! Los paquetes estándar y premium incluyen testbenches funcionales y resultados de simulación usando ModelSim o Vivado.
¿Puedes implementar el diseño en una placa FPGA real?
Puedo preparar todo para la implementación (restricciones, síntesis, etc.), pero la prueba física en la placa solo está disponible si se acuerda con anticipación.
